'실험'에 해당되는 글 1건
- 2009.04.03
Verilog란 언어는 Hardware Description Language로 하드웨어를 Implementation하기 위한 언어이다. 문법은 C와 거의 비슷하며, 흔히 디지털 회로를 설계하기 위해 사용된다.
-_-... 그리고 악명 높은 우리학교 전자과 실험1, 2, 3 중 2번째 시리즈, 3학년 2학기 내내 마주쳐야 할 놈이라는 것.
그래도 다행히 이번에 알게 되어 이렇게 문법 공부한 자료를 올려보도록 한다. 화이팅!
참고문헌 : Introduction to Verilog, Chapter11, U.Golze
PREV
